ID de l'article: 000077217 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus liés aux broches PLL dans les conceptions Stratix III 3SL340 compilées à l’aide du logiciel Quartus II version 7.2 Service Pack 2 ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le logiciel Quartus® II version 7.2 Service Pack 2 configure incorrectement quatre broches de périphérique dans Stratix périphériques® III 3SL340 dans certaines options de package (voir le tableau ci-dessous). Cela est dû à des paramètres incorrects du registre des entrées et de la chaîne de retard utilisés dans le logiciel Quartus II. Les noms des broches d’entrée affectées sont PLL_R1_CLKn, PLL_R1_CLKp, PLL_R4_CLKn et PLL_R4_CLKp. Altera recommande d’appliquer le correctif logiciel 72SP2 2.03pour résoudre le problème.

    Pour obtenir le correctif, contactez Altera’assistance technique en envoyant une demande de service à mysupport.altera.com.

    Package de périphériques Stratix III 3SL340

    Broches affectées

    F1517

    AU1, AU2, C1 et C2

    F1760

    AY1, AY2, C1 et C2

    H1152

    Aucun

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® III

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.