Lorsque vous utilisez l’IP FPGA fPLL Intel® Arria® 10/Cyclone® 10 en mode SDI_Direct, le réglage de la bande passante est fixé sur une configuration optimale. Par conséquent, les modifications apportées au paramètre de bande passante (Faible, Moyen, Élevé) dans cette IP ne seront pas appliquées au fichier MIF généré.
Il s’agit d’un comportement attendu.