La liste déroulante de l’emplacement HPS SSBL dans la section Source de démarrage HPS de l’onglet Interfaces FPGA de l’IP FPGA du système de processeur dur Intel® Stratix® 10 est une nouveauté pour la version 18.1. Son but est de permettre à l’utilisateur de choisir où le chargeur de démarrage HPS de première étape doit charger le chargeur de démarrage de deuxième étape. Toutefois, la modification de cette liste déroulante n’affecte pas le comportement du HPS, car les informations sont uniquement transmises de Intel® Quartus® au micrologiciel Secure Device Manager. Le paramètre n’est pas observé par U-Boot et semble donc n’avoir aucun effet.
Pour modifier l’emplacement HPS SSBL, le code source U-Boot doit être modifié. Le paramètre est configuré dans la fonction spl_boot_device() du fichier arch/arm/mach-socfpga/spl_s10.c. Pour obtenir un exemple de modification de l’emplacement HPS SSBL en flash SDM QSPI, utilisez les instructions disponibles ici : Stratix10SoCSingleQspiFlashBoot
Cette fonctionnalité est entièrement prise en charge à partir de la version 20.1 du logiciel Intel® Quartus® Prime Pro/Standard Edition avec leur version U-Boot-socfpga.