Vous pouvez voir ce message d’erreur lorsque vous compilez l’exemple doré du kit de développement signal integrity Intel® Stratix® TX sous la version 19.1 et ultérieure du logiciel Intel® Quartus® Prime Pro Edition.
Cela s’explique par le fait que l’exemple en or se trouve dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition avec l’horloge de référence E/S de l’émetteur-récepteur Intel® Stratix® 10e vignette limitée en « LVDS ». Et la règle de vérification standard des E/S du logiciel a été modifiée dans les versions 19.1 et ultérieures du logiciel Intel® Quartus® Prime Pro Edition.
Pour éviter cette erreur, la norme d’E/S de l’horloge de référence de l’émetteur-récepteur Intel® Stratix® 10 E-tile doit être limitée comme « LVPECL différentiel » dans l’éditeur de affectation ou le fichier de paramètres Quartus® (.qsf) comme suit.
set_instance_assignment -nom IO_STANDARD « LVPECL DIFFÉRENTIEL » -à xxx