ID de l'article: 000077433 Type de contenu: Messages d'erreur Dernière révision: 26/08/2020

Erreur (20731) : pour les broches HSSI « xxx~pad », la norme d’E/S « LVPECL différentielle » est la seule valeur juridique.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir ce message d’erreur lorsque vous compilez l’exemple doré du kit de développement signal integrity Intel® Stratix® TX sous la version 19.1 et ultérieure du logiciel Intel® Quartus® Prime Pro Edition.

    Cela s’explique par le fait que l’exemple en or se trouve dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition avec l’horloge de référence E/S de l’émetteur-récepteur Intel® Stratix® 10e vignette limitée en « LVDS ». Et la règle de vérification standard des E/S du logiciel a été modifiée dans les versions 19.1 et ultérieures du logiciel Intel® Quartus® Prime Pro Edition.

     

     

    Résolution

    Pour éviter cette erreur, la norme d’E/S de l’horloge de référence de l’émetteur-récepteur Intel® Stratix® 10 E-tile doit être limitée comme « LVPECL différentiel » dans l’éditeur de affectation ou le fichier de paramètres Quartus® (.qsf) comme suit.

    set_instance_assignment -nom IO_STANDARD « LVPECL DIFFÉRENTIEL » -à xxx

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 DX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.