ID de l'article: 000077445 Type de contenu: Dépannage Dernière révision: 24/05/2019

Pourquoi les ports tx_polinv et rx_polinv ne sont-ils pas disponibles lors de l’utilisation de l’IP PHY natif de l’émetteur-récepteur pour Intel® Arria® périphériques 10 et Intel® Cyclone®10 en mode PCS amélioré ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 Cyclone® 10 pour émetteur-récepteur PHY natif
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP PHY 10 et 10 Intel® Cyclone® 10 FPGA Intel® Arria® natif de l’émetteur-récepteur en mode PCS amélioré ne possède pas de ports tx_polinv et rx_polinv .

    Résolution

    Vous pouvez utiliser l’inversion de polarité de données Enable RX de l’habilitant et activer les paramètres d’inversion de polarité des données TX pour mettre en œuvre l’inversion de polarité statique.

    Vous pouvez implémenter l’inversion de polarité dynamique en reconfigurant le PHY avec différentes inversion de polarité de données Enable RX (L’aversion de la polarité des données de l’PHY) et en mettant en place des paramètres d’inversion de polarité des données TX.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Cyclone® 10
    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.