ID de l'article: 000077458 Type de contenu: Dépannage Dernière révision: 14/01/2014

Y a-t-il des problèmes lors de la sélection du mode PLL externe sur le Megawizard PHY natif pour Arria V GX et les périphériques Stratix V GX ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, lors de la sélection du mode PLL externe sur le megawizard PHY natif™ pour les périphériques V GX Arria® et Stratix® V GX, le port tx_pll_refclk reste un port utilisable dans les versions logicielles 12.0 SP2 et antérieures de Quartus® II.

    Résolution

    En mode PLL externe, vous ne devez utiliser que ext_pll_clk port et laisser le port tx_pll_refclk sans connexion.

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V GX
    FPGA Arria® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.