ID de l'article: 000077587 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelles tensions VCCIO sont nécessaires pour Stratix® normes d’E/S LVDS II pour différentes banques ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour les périphériques Stratix II, le VCCIO pour les banques d’E/S côté (1, 2, 5, 6) utilisant des entrées ou des sorties LVDS nécessite 2,5 V.

Les broches d’entrée d’horloge des banques supérieures/inférieures (3, 4, 7, 8) utilisent VCCINT, de sorte que le VCCIO peut être différent pour prendre en charge d’autres normes d’E/S sur ces banques (le Quartus® II par défaut est 3.3V).

Les broches de sortie PLL sur les bancs 9, 10, 11 et 12 nécessitent 3,3V VCCIO pour piloter les signaux LVDS.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.