ID de l'article: 000077639 Type de contenu: Dépannage Dernière révision: 01/01/2015

Ports de reconfiguration non disponibles pour Arria V et Cyclone V Hard IP pour les cœurs IP PCI Express

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les Arria V Hard IP pour le Guide de l’utilisateur PCI Express et le guide de l’utilisateur de l’IP dure V Cyclone V pour le guide de l’utilisateur montrent les grands bus pour l’interface. reconfig_to_xcvr reconfig_from_xcvr Cependant, chacune de ces interfaces ne comprend qu’un seul signal dans les versions Quartus II 11.1 et 11.1 SP1. Qsys ne comprend que le signal de reconfig_to_xcvr interface of the conduit type sortie fixedclk_lock. reconfig_from_xcvr L’interface du conduit type Qsys ne comprend que le busy_xcvr_reconfig signal d’entrée.

    Résolution

    Aucune solution de contournement n’est nécessaire. Les variantes de haut niveau générées par Qsys et les MegaWizard sont corrects pour le Quartus II 11.1 et Versions SP1 11.1. La version 12.0 des guides de l’utilisateur a été mise à jour pour afficher le bon nombre de bus et de largeurs de bus avec la reconfiguration prise en charge activée.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Cyclone® V
    FPGA et FPGA SoC Arria® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.