ID de l'article: 000077646 Type de contenu: Dépannage Dernière révision: 14/08/2014

Le mappage local à mémoire du contrôleur HPS DDR3 peut-il être modifié dans le jeu de fichiers de simulation ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Non, le mappage des adresses locales à la mémoire ne peut pas être modifié dans le fichieret de simulation du contrôleur HPS DDR3. Le mappage par défaut des adresses locales à la mémoire du contrôleur HPS DDR3 est CHIP_ROW_BANK_COL dans les ensembles de synthèse et de simulation.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.