ID de l'article: 000077693 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le cœur TSE est-il instable sur le matériel pour la variante LVDS en raison d’un bogue dans le fichier SDC généré ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les contraintes SDC existantes dans le fichier SDC généré par TSE, qui entraînent unstable du cœur TSE sur le matériel pour la variante LVDS :

définir clocks_list [get_clocks*]

horloge foreach_in_collection {
nom du jeu [get_clock_info -name ]
si {[ expr [réexp « altera_tse » ] == 1]} {
set_clock_groups -exclusive -group [get_clocks ]
}
}

 

Solution : commenter la ligne 410 à 417 du fichier des contraintes de synchronisation (SDC) et remplacer par

set_clock_groups -asynchrone \

-group {altera_tse_mac_rx_clk_0} \

-group {altera_tse_mac_tx_clk_0} \

-group {altera_tse_rx_afull_clk} \

-group {altera_tse_sys_clk} \

-group {altera_tse_ref_clk \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|x[0]|clk0 \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

Ce problème sera résolu dans la version ultérieure.
 

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.