Problème critique
Mégafunctions 10GBASE-R PHY v12.0 ciblant les périphériques Stratix V
ne pas générer rx_use_coreclk
de paramètres correctement ;
le fichier HDL généré ne passe pas le rx_use_coreclk
paramètre
à l’instance sv_xcvr_10gbaser_nr.
Mettez à jour le fichier HDL généré pour passer le paramètre. Fora fichier généré dans System Verilog, ajoutez la ligne commentée dans le exemple ci-dessous :
sv_xcvr_10gbaser_nr #(
.num_channels (num_channels ),
.operation_mode (operation_mode ),
.sys_clk_in_mhz (mgmt_clk_in_mhz ),
.ref_clk_freq (ref_clk_freq ),
.rx_use_coreclk (rx_use_coreclk ), //add this line
.pll_type (pll_type ),
.RX_LATADJ (rx_latadj),
.TX_LATADJ (tx_latadj)
)xv_xcvr_10gbaser_nr_inst(