ID de l'article: 000077775 Type de contenu: Information et documentation de produit Dernière révision: 01/01/2015

Comment puis-je utiliser l’interface avec les normes d’E/S 3,3 V du logiciel Quartus II pour les périphériques Stratix IV ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La famille de périphériques Stratix® IV est conforme aux normes 3.3V LVTTL et 3.3V LVCMOS E/S lorsqu’elle utilise un VCCIO de 3.0V.  les périphériques Stratix IV ne prennent pas en charge les tensions VCCIO de 3,3 V.

    Dans le logiciel Quartus® II, vous devez sélectionner « 3.3-V LVTTL » ou « 3.3-V LVCMOS » comme norme d’E/S dans l’éditeur de affectation ou le planificateur de broches.  Lorsque vous compilez votre conception, le fichier .pin indiquera la tension VCCIO appropriée pour les banques d’E/S prenant en charge ces normes.  Lorsque 3,3 V LVTTL ou 3,3V LVCMOS de sortie ou des broches bidirectionnelles existent dans la banque d’E/S, le VCCIO devra être connecté à 3.0V sur le PCB.

    Vous trouverez plus d’informations dans les fonctionnalités d’E/S des périphériques Stratix IV (PDF) et les directives de connexion des broches de la famille de périphériques STRATIX IV GX (PDF).

    Articles apparentés

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Stratix® IV E

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.