ID de l'article: 000077885 Type de contenu: Dépannage Dernière révision: 16/01/2013

Pourquoi reçois-je le message d’erreur suivant lors de la compilation d’une conception PCI Express dans le logiciel Quartus II pour les périphériques Stratix V, Arria V ou Cyclone V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Erreur (11128) : le signal suivant ne peut pas être envoyé : :top|_plus:ep_plus|:epmap|altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip : g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|blockselect. Le périphérique ne contient pas les ressources de routage nécessaires pour établir cette connexion.
    Résolution Cette erreur est due à la pin_perstn dédiée sur l’IP dure PCI Express qui n’est pas connectée correctement.
    Dans l’IP dure PCI Express, la broche d’entrée « pin_perstn » doit être directement pilotée par une broche d’E/S, elle ne peut pas être pilotée par la logique de l’utilisateur.
    Pour corriger l’erreur, connectez le pin_perstn à FPGA broche nPERST.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.