Dans l’IP dure PCI Express, la broche d’entrée « pin_perstn » doit être directement pilotée par une broche d’E/S, elle ne peut pas être pilotée par la logique de l’utilisateur.
Pour corriger l’erreur, connectez le pin_perstn à FPGA broche nPERST.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.