Lors de l’utilisation de la mégafunction altlvds avec l’option PLL externe dans les périphériques Stratix® III, Stratix IV et Arria® II GX, les exemples de conception fournis par Altera montrent les compteurs de sortie C0, C1 et C2 utilisés sur le PLL. Le logiciel Quartus® II élimine automatiquement les compteurs de sortie pour mettre en œuvre le schéma de connexion correct. Voici les compteurs de sortie utilisés pour les SERDES dédiés :
Le débit C0 (counter 0) est l’horloge parallèle
Le débit C3 (counter 3) est l’horloge du serializer haut débit
Le débit C5 (counter 5) doit être connecté au port d’activation
Pour plus d’informations sur l’utilisation des altlvds megafunction avec l’option PLL externe dans les périphériques Stratix III, reportez-vous à Utiliser des altlvds avec l’option PLL externe dans Stratix III FPGAs
Pour plus d’informations sur l’utilisation des altlvds megafunction avec l’option PLL externe dans Stratix périphériques IV, reportez-vous aux interfaces E/S différentielles à haut débit avec DPA dans les périphériques Stratix IV (PDF). La procédure indiquée dans ce document peut également être appliquée aux périphériques GX Arria II.