ID de l'article: 000077945 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi l’IP du contrôleur QDRII SRAM UniPHY ne génère-t-elle pas de signal QPVD pour l’interface ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le signal Q HIBERNATION n’est pas généré car il n’est pas utilisé par l’IP du contrôleur QDRII SRAM UniPHY pour déterminer si les données de retour sont valides ou non.

L’IP basée sur QDRII SRAM UniPHY utilise le processus d’étalonnage pour déterminer la latence exacte de lecture, c’est-à-dire le temps qu’il faut pour que les données valides reviennent du périphérique SRAM QDRII après qu’une commande de lecture a été donnée par l’IP.

Produits associés

Cet article concerne 8 produits

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.