ID de l'article: 000077965 Type de contenu: Dépannage Dernière révision: 02/09/2012

Puis-je disposer de plusieurs interfaces de mémoire SDRAM DDR3 (avec mise à niveau) dans une seule sous-banque d’E/S pour Stratix famille de périphériques IV ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour l’interface mémoire DDR3 SDRAM UniPHY (avec mise à niveau) si deux interfaces DDR3 SDRAM partagent la PLL, vous pouvez avoir plusieurs interfaces SDRAM DDR3 dans une sous-banque.

Vous ne pouvez pas avoir plus d’une interface de mémoire DDR3 SDRAM altmemphy (avec mise à niveau) située dans une seule sous-banque d’E/S pour Stratix® famille de périphériques III et Stratix IV.

Stratix III et les appareils Stratix IV n’ont qu’une seule chaîne de retard de niveau par sous-banc d’E/S.  You ne peut avoir qu’une seule interface mémoire dans chaque sous-banque d’E/S (comme les sous-bancs d’E/S 1A, 1B et 1C) lorsque vous utilisez des chaînes de retard de niénage si vous ne partagez pas la PLL car deux horloges différentes ne peuvent pas alimenter une chaîne de retard de niveau. Le partage des PLL n’est disponible que dans les interfaces DDR3 SDRAM UniPHY.

Produits associés

Cet article concerne 3 produits

FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.