ID de l'article: 000078039 Type de contenu: Dépannage Dernière révision: 20/03/2015

Pourquoi le soft LVDS RX Intel® FPGA IP avec option PLL externe ne fonctionne-t-il pas correctement dans Intel® MAX® 10 périphériques lors de l’utilisation du logiciel Quartus® II version 14.1 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème connu dans la version 14.1 du logiciel Quartus® II, le LVDS RX soft Intel® FPGA IP en mode PLL externe, peut ne pas fonctionner correctement dans Intel® MAX® 10 périphériques.

    Cela est dû au fait que les ports rx_syncclock et rx_readclock ne se trouvent pas dans les Intel MAX 10 FPGA Intel FPGA IP LVDS soft, ce qui entraîne l’exposition de données collées aux données parallèles rx_out .

    Résolution

    Pour contourner ce problème, changez la Intel FPGA IP soft LVDS RX en mode PLL interne.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel Quartus.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.