ID de l'article: 000078132 Type de contenu: Dépannage Dernière révision: 19/11/2013

Y a-t-il un problème avec la prise en charge de Cyclone V SoC HPS pour la conception DDR2 dont la largeur est inférieure à 24 bits ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec le quartus® II version 13.0sp1 et antérieure, le HPS SoC Cyclone® V prenant en charge le contrôleur SDRAM DDR2 avec UniPHY n’est pas disponible. Une conception implémentant le contrôleur HPS SDRAM pour DDR2 SDRAM d’une largeur inférieure à 24 bits ne fonctionnera pas dans le matériel.

    Résolution

    Ce problème a été résolu avec les versions 13.1 et ultérieures du logiciel Quartus II.

    Produits associés

    Cet article concerne 3 produits

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.