ID de l'article: 000078140 Type de contenu: Dépannage Dernière révision: 29/06/2014

Pourquoi le port pll_powerdown de l’émetteur-récepteur de périphérique Stratix V, PHY IP Core natif, n’est-il pas supprimé lorsque j’active l’option Utiliser une solution PLL TX externe ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans le logiciel Quartus® II, le port pll_powerdown du cœur IP de l’émetteur-récepteur natif PHYStratix® périphérique V n’est pas supprimé lorsque l’option « Utiliser une PLL TX externe » est activée. Ce port pll_powerdown n’est connecté à aucune sous-module et vous pouvez le connecter à « 0 » dans votre conception.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.