Pourquoi le port pll_powerdown de l’émetteur-récepteur de périphérique Stratix V, PHY IP Core natif, n’est-il pas supprimé lorsque j’active l’option Utiliser une solution PLL TX externe ?
1
Avertissement
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.