ID de l'article: 000078388 Type de contenu: Dépannage Dernière révision: 21/01/2013

Pourquoi ma conception HPS échoue-t-elle l’analyse et la synthèse, mais signale-t-elle zéro erreur ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans la version 12.1 du logiciel Quartus II, il est possible que l’analyse et la synthèse échouent en signalant zéro erreur si vous n’avez pas connecté directement votre système de processeur dur (HPS) aux broches FPGA. Les E/S HPS doivent être connectées à des broches sans aucune logique intermédiaire.
    Résolution

    Pour contourner ce problème, assurez-vous que les E/S HPS sont connectées directement à FPGA broches.

    Les versions futures du logiciel Quartus II donneront un message d’erreur pour cette connexion incorrecte.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA SoC Arria® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.