Identifiant de l'article: 000078405 Type de contenu: Dépannage Dernière révision :: 09/26/2011

Le timing n’est pas atteint dans les appareils Cyclone III

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les conceptions ciblant Cyclone les périphériques III peuvent ne pas respecter le timing lorsque l’option d’optimisation de l’image de fond est activée par défaut.

    Ce problème peut affecter les variantes des conceptions ciblées par Cyclone périphériques III.

    Solution

    Éteignez l’option d’optimisation des tendances en ajoutant ce qui suit affectation dans le fichier des paramètres de Quartus II(.qsf):

    set_global_assignment -name ENABLE_BENEFICIAL_SKEW OPTIMIZATION OFF

    Ce problème sera résolu dans une version ultérieure de la triple vitesse Fonction Ethernet MegaCore.

    Produits associés

    Cet article concerne 1 Produits

    FPGA Cyclone® III

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.