ID de l'article: 000078637 Type de contenu: Dépannage Dernière révision: 04/07/2014

Quelle horloge est l’horloge de référence de l’horloge HPS Ethernet MDC ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’horloge de référence correcte pour l’horloge Ethernet HPS est l4_mp_clk.

    Le V HPS Address Map, emac->gmacgrp->GMII_Address->cr indique de manière incorrecte que la sélection de la plage d’horloge CSR détermine la fréquence de l’horloge MDC en fonction de l3_sp_clk fréquence.

    Résolution

    Ce problème est résolu à partir de la version 15.1 de la carte d’adresses HPS.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.