ID de l'article: 000078912 Type de contenu: Dépannage Dernière révision: 22/10/2013

Quelle est la plage de gain cc correcte du récepteur pour la variable XCVR_RX_DC_GAIN qsf dans Cyclone périphériques d’émetteur-récepteur V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La plage d’equalizer correcte pour la variable XCVR_RX_DC_GAIN qsf dans les périphériques d’émetteur-récepteur Cyclone® V est de 0-1.

    Cela est incorrectement indiqué comme 0-4 dans le Guide de l’utilisateur du cœur IP de l’émetteur-récepteur PHY.

    Cette mise à jour sera apportée à une révision ultérieure du Guide de l’utilisateur du cœur IP de l’émetteur-récepteur PHY.

    Produits associés

    Cet article concerne 4 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.