Identifiant de l'article: 000078958 Type de contenu: Information et documentation de produit Dernière révision :: 02/19/2014

Comment choisir l’emplacement de ma broche de réinitialisation pour npor lors de l’utilisation du contrôleur de réinitialisation soft pour l’IP dure pour PCI Express ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour utiliser votre propre emplacement de broche de réinitialisation pour nporassurez-vous d’abord que vous utilisez le contrôleur de réinitialisation logicielle en vérifiant que hip_hard_reset_hwtclle paramètre est défini sur 0 dans votre instanciation de l’IP dure pour PCI Express® :

.hip_hard_reset_hwtcl (0),

Pour utiliser le port npor comme signal de réinitialisation IP dur, modifiez les fichiers suivants comme illustré ci-dessous:

altpcie_sv_hip_128bit_atom.v - pour Stratix® V

altpcie_av_hip_128bit_atom.v- pour Arria® V et Cyclone® V

Changement de :

.pinperstn (pin_perst)

À:

.pinperstn ((USE_HARD_RESET == 0)?1'b1 : pin_perst)

Vous pourrez maintenant choisir n’importe quel emplacement de broche de réinitialisation pour votre npor Signal.

Produits associés

Cet article concerne 13 Produits

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Arria® V GT
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Vous avez encore besoin d'aide?

Communiquer avec l'assistance

Avis de non-responsabilité

1

Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre com