ID de l'article: 000078958 Type de contenu: Information et documentation de produit Dernière révision: 19/02/2014

Comment puis-je choisir mon propre emplacement de broche de réinitialisation pour npor lorsque j’utilise le contrôleur de réinitialisation logicielle pour l’IP dur pour PCI Express ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour utiliser votre propre emplacement de broche de réinitialisation pour npor, assurez-vous d’abord que vous utilisez le contrôleur de réinitialisation logicielle en vérifiant que le paramètre hip_hard_reset_hwtcl est défini sur 0 dans votre instanciation de l’IP matérielle pour PCI Express® :

.hip_hard_reset_hwtcl (0),

Pour utiliser le port npor comme signal de réinitialisation IP matérielle, modifiez les fichiers suivants comme indiqué ci-dessous :

altpcie_sv_hip_128bit_atom.v - pour Stratix® V

altpcie_av_hip_128bit_atom.v - pour Arria® V et Cyclone® V

Changer de :

.pinperstn(pin_perst)

À:

.pinperstn((USE_HARD_RESET == 0)?1'b1 : pin_perst)

Vous pouvez maintenant choisir n’importe quel emplacement de broche de réinitialisation pour votre signal NPOR .

Résolution

Il n’est pas prévu de résoudre ce problème dans la prochaine version.

Produits associés

Cet article concerne 13 produits

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Arria® V GT
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.