ID de l'article: 000079038 Type de contenu: Dépannage Dernière révision: 17/11/2011

Impossible de configurer la case à cocher de l’optimisation des ressources DSP dans l’éditeur de paramètres FFT pour Stratix périphériques V

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Transforms
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Dans les contrôleurs SRAM QDR II et QDR II avec ciblage UniPHY Arria les périphériques V ou Cyclone V, avec une latence de lecture non égale à 2, l’horloge gratuite mem_cq_n n’est pas utilisée pour la capture, par conséquent, la broche n’est pas réutilisée.

    Dans les cas où la latence de lecture est égale à 2, mem_cq_n sert comme l’horloge de capture et mem_cq est inutilisé.

    Ce problème affecte le ciblage des contrôleurs SRAM QDR II et QDR II Arria V et Cyclone périphériques V, où la latence de lecture n’est pas égale à 2.

    Résolution

    Vous pouvez activer manuellement cette option en modifiant la génération fichier de variation manuelle, de DSP ARCH g => 0 , à DSP ARCH g => 1 .

    État de la solution

    Ce problème sera résolu dans une prochaine version du FFT MegaCore Fonction.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.