ID de l'article: 000079122 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la relation entre PHASECONNECT et SCANCLK dans le Intel® FPGA IP ALTPLL ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La délation PHASEVOLE (faible) est synchrone à scanCLK en périphérie montante et PHASENUT (élevé) est asynchrone pour SCANCLK dans le Intel® FPGA IP ALTPLL.

Résolution

N°1

Produits associés

Cet article concerne 13 produits

FPGA Stratix® III
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Cyclone® III
FPGA Cyclone® III LS
FPGA Cyclone® IV E
FPGA GX Cyclone® IV
Périphériques ASIC HardCopy™ III
Périphériques ASIC HardCopy™ IV GX
Périphériques ASIC HardCopy™ IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.