ID de l'article: 000079169 Type de contenu: Dépannage Dernière révision: 08/10/2013

Pourquoi la boîte texte du paramètre de débit des données d’entrée n’est-elle pas présente dans le ALTLVDS_RX Intel® FPGA IP dans la version 13.0sp1 du logiciel Quartus® II ?

Environnement

  • ALTLVDS_RX
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans la version 13.0 du logiciel Quartus® II, la boîte texte de débit des données d’entrée était disponible lors de l’utilisation du mode PLL (external phase-locked lioop) avec DPA activé dans le ALTLVDS_RX Intel® FPGA IP.

     

    Résolution

    À partir de la version 13.0sp1, le fitter tire automatiquement le débit de données des paramètres PLL Intel FPGA IP associés.

    Produits associés

    Cet article concerne 8 produits

    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V E

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.