Problème critique
Ce problème affecte les produits DDR2, DDR3 et LPDDR2.
Pour l’interface de mémoire dure utilisant le processeur ARM sur Cyclone SoC V périphériques, reportez le DDR dans TimeQuest peut signaler des pannes de synchronisation erronées. Ces rapports de défaillance de synchronisation dans l’analyse post-aamble de synchronisation ou DQS l’analyse de synchronisation CK peut être ignorée.
Ce problème ne s’applique pas aux interfaces de mémoire dure ou soft dans le FPGA.
La solution à ce problème est d’ignorer le timing signalé Échec.
Ce problème sera résolu dans une version ultérieure.