ID de l'article: 000079213 Type de contenu: Information et documentation de produit Dernière révision: 10/10/2013

Comment connecter les signaux de l’ALTDQ_DQS2 FIFO Hard Read ?

Environnement

  • Logiciel Intel® Quartus® II
  • ALTDQ_DQS
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Comment connecter les signaux de l’ALTDQ_DQS2 FIFO Hard Read ?

    Résolution

    Le FIFO ALTDQ_DQS2 Hard Read dispose des ports suivants, comme décrit ci-dessous :

    lfifo_rden : entrée des données dans l’activation en lecture FIFO en lecture. Ce signal est le jeton d’activation de lecture complète généré par la logique utilisateur et est affirmé pour la durée de la rafale de lecture souhaitée.

    rfifo_reset_n : réinitialisation faible active à Read FIFO.

    vfifo_qvld: Ce signal est utilisé comme l’écriture permet sur le Read FIFO dans tous les cas où le stroboscope de capture n’est pas bidirectionnel.

    Produits associés

    Cet article concerne 11 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.