Il est possible que vous voyiez cette erreur lors de l’utilisation de la ALTLVDS_TX ou de ALTLVDS_RX méga-fonction pour les conceptions de périphériques Stratix® V dans les versions 10.0, 10.0 SP1, 10.1 et 10.1 SP1 des logiciels Quartus® II.
Cette erreur peut se produire même lorsque les ressources fPLL sont suffisantes pour placer la conception. Un problème avec le fitter Intel® Quartus® II l’empêche de placer avec succès les ressources de conception.
Vous pouvez contourner ce problème en affectant l’emplacement de la broche à la broche d’entrée de l’horloge, aux émetteurs ALTLVDS_TX et aux récepteurs ALTLVDS_RX. Vous pouvez effectuer des affectations d’emplacement de broches spécifiques ou des affectations d’emplacement général telles que « EDGE_TOP » ou « EDGE_BOTTOM ». Une fois que vous avez affecté l’emplacement à l’entrée de l’horloge, aux émetteurs et aux récepteurs, la conception doit être en mesure de s’adapter, à condition que les ressources nécessaires soient disponibles dans l’appareil sélectionné.
Ceci est corrigé dans la version 11.0 du logiciel Intel® Quartus® II.