Problème critique
Ce problème affecte les DDR2 et DDR3, LPDDR2, QDR II et RLDRAM Produits II.
Une erreur interne peut se produire dans les conceptions ciblant Arria V ou Cyclone les périphériques V et à l’aide d’un contrôleur mémoire dure, lorsque le MPFE, Les entrées d’horloge MMR et SC du contrôleur mémoire dure ne sont pas pilotée par un PLL ou par un tampon d’horloge.
La solution à ce problème est de s’assurer que vous pilotez les entrées d’horloge MPFE, MMR et SC dans une PLL.
Ce problème sera résolu dans une version ultérieure.