ID de l'article: 000079642 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi n’y a-t-il pas de rapport de récupération et de retrait de synchronisation pour ma conception d’interface mémoire limité avec DTW (l’Assistant de synchronisation DDR) ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible qu’il n’y ait pas de rapport de récupération et de retrait pour une telle conception si vous n’avez pas coupé le chemin d’accès post-abréviation dans la conception.

Pour voir si cela peut être le problème, vérifiez d’abord si le chemin d’accès postamble est coupé à l’aide d’une des méthodes suivantes :

  • Pour l’Analyseur de synchronisation classique, ouvrez l’éditeur de affectation dans le logiciel Quartus® II et assurez-vous que les nœuds se terminant |dqs_io~regout par la colonne From ont une affectation Cut Timing Path réglée sur . Il doit y avoir une affectation pour chaque groupe DQS.
  • Pour l’analyseur de synchronisation TimeQuest, utilisez la tâche Report SDC et vérifiez le rapport False Path.

Notez que les noms de nœud peuvent être différents en fonction du nom que vous utilisez pour le contrôleur. Voici un exemple du nom complet du nœud : my_core:my_core_ddr_sdram| my_core_auk_ddr_sdram:my_core_auk_ddr_sdram_inst|my_core_auk_ddr_datapath:ddr_io| my_core_auk_ddr_dqs_group:\g_datapath:1:g_ddr_io|dqs_io~regout

my_core est le nom de la variation du contrôleur, et « g_datapath:0 » indique la numérotation du groupe DQS.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.