Cette erreur peut se produire dans la version 10.0 du logiciel Quartus® II et antérieure si votre conception contient une mégafunction ALTIOBUF avec l’option Activer la chaîne de retard dynamique du tampon d’entrée sélectionnée, et lorsque la mégafunction se connecte directement à la logique d’entrée DDR codée par l’utilisateur. Cette erreur affecte toutes les familles de périphériques prenant en charge l’option de la chaîne de retard dynamique, y compris les périphériques Stratix® III, Stratix IV et Stratix V.
L’implémentation de la chaîne de retard dynamique nécessite que la mégafunction ALTIOBUF se connecte directement aux registres d’entrée DDR dédiés de la cellule DO. Cependant, le logiciel Quartus II ne prend pas en charge l’inférence des registres d’entrée DDR dédiés.
Pour contourner ce problème, remplacez la logique d’entrée DDR codée par l’utilisateur par un ALTDDIO_IN équivalent mégafunction qui peut être généré à l’aide du Gestionnaire de plug-in MegaWizard™
Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.