ID de l'article: 000079780 Type de contenu: Dépannage Dernière révision: 20/01/2012

Les lectures de mémoire en aval (MRds) tombent en panne pour Arria IP dure V pour PCI Express

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les lectures de mémoire en aval (MRds) échouent pour toutes les variantes du Arria V Hard IP pour cœur IP PCI Express. Aucun TLP MRd n’est généré sur le bus RX Avalon de streaming (Avalon-ST).

    Résolution

    La solution de contournement est de générer le rx_st_mask signal avec la logique de l’application ou à partir d’une broche d’entrée au lieu de se connecter terre. Se connecter rx_st_mask à la logique de l’application ou une broche d’entrée empêche le logiciel Quartus II de supprimer rx_st_mask pendant Optimisation. Pour plus d’informations sur le signal rx_st_mask, reportez-vous à la page Arria V Hard IP pour PCI Express Guide de l’utilisateur.

    Ce problème est résolu dans la version 12.0 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Arria® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.