Descriptif
Les erreurs d’installation associées au logiciel Quartus® II « HSSI_PMA_AUX » lors de la compilation avec les périphériques d’émetteur-récepteur Stratix® V, Arria® V et Cyclone® V sont généralement associées à l’IP du contrôleur de reconfiguration de l’émetteur-récepteur.
Si vous voyez les erreurs d’installation du logiciel Quartus II « HSSI_PMA_AUX » lors de la compilation avec les périphériques Stratix V, Arria V et Cyclone V, vous devez vérifier les zones clés suivantes dans votre conception.
- Vérifiez que vous avez correctement connecté votre reconfig_to_xcvr et reconfig_from_xcvr des bus entre l’émetteur-récepteur et le contrôleur de reconfiguration.
- Assurez-vous que toute l’IP de l’émetteur-récepteur de votre conception est connectée à un contrôleur de reconfiguration. Si un émetteur-récepteur est connecté à un contrôleur de reconfiguration, tous les émetteurs-récepteurs doivent l’être.
- Veillez à ne pas dépasser plusieurs instances IP de contrôleur de reconfiguration par demi-bloc d’émetteur-récepteur (les trois canaux inférieurs ou les trois principaux d’une banque d’émetteurs-récepteurs). Vous pouvez vous référer au chapitre « Contrôleur de reconfiguration de l’émetteur-récepteur sur la connectivité IP PHY » de l’émetteur-récepteur Guide de l’utilisateur IP de PHY pour plus d’informations.
- Si votre conception possède plusieurs contrôleurs IP de reconfiguration qui partagent un bloc d’étalonnage commun, assurez-vous qu’il dispose d’une source d’horloge mgmt_clk_clk commune. Vous pouvez vous référer à la section « Limite des blocs d’étalonnage » de la Architecture de l’émetteur-récepteur dans Stratix appareils V chapitre du manuel Stratix V GX pour plus de détails sur les limites du bloc d’étalonnage.
- Si vous utilisez PCI Express CvP, vous devez également vous assurer que vous suivez les conseils suivants sur la configuration du contrôleur de reconfiguration mgmt_clk_clk les exigences de la source d’horloge.