ID de l'article: 000079827 Type de contenu: Dépannage Dernière révision: 22/10/2013

Pourquoi vois-je une initialisation incorrecte de mes blocs de mémoire Arria® V M10K ?

Environnement

  • Logiciel Intel® Quartus® II
  • FPGA Intel® IP pour émetteur-récepteur Arria® V PHY natif
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 13.0sp1 et antérieures du logiciel Quartus® II, il se peut que le contenu initial des blocs de mémoire Arria® V M10K soit incorrect dans le matériel.

    Le problème est spécifique aux cas où deux blocs RAM à port unique sont regroupés dans une seule ressource M10K où les deux blocs RAM ont des capacités de lecture ou d’écriture constantes (VCC ou GND).

    Résolution

    Connectez les signaux de lecture et d’écriture aux signaux dynamiques afin qu’ils ne soient pas liés à VCC ou GND.

    Ce problème a déjà été résolu dans la version 15.0 du logiciel Quartus® II.

    Produits associés

    Cet article concerne 4 produits

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.