Identifiant de l'article: 000079921 Type de contenu: Dépannage Dernière révision :: 11/23/2011

Violation du timing d’écriture à 550 MHz pour QDR II et QDR II SRAM Controller avec UniPHY

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les conceptions ciblant Stratix les appareils V à 550 MHz peuvent produire violations du timing d’écriture.

    Solution

    Il n’y a pas de solution à ce problème.

    Produits associés

    Cet article concerne 1 Produits

    FPGA Stratix® V

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Disclaimer

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.