ID de l'article: 000080130 Type de contenu: Dépannage Dernière révision: 11/09/2012

Les périphériques Stratix IV prennent-ils en charge une horloge de référence unique pour les récepteurs LVDS (altlvds) ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, Stratix® périphériques IV prennent en charge les horloges de référence à fin unique pour le récepteur altlvds rx_inclock port. Il existe deux spécifications différentes de la fréquence d’horloge de référence unique différentes basées sur la configuration du récepteur altlvds :

1) mode DPA et Soft-CDR
Les spécifications sont les mêmes que les spécifications de la fréquence d’horloge de référence différentielle

2) mode synchrone source (non DPA)
Les spécifications sont inférieures aux spécifications de la fréquence d’horloge de référence différentielle.

Les caractéristiques actualisées sont disponibles à partir du Fiche technique des périphériques Stratix IV (PDF)version 4.0.

Articles apparentés

Produits associés

Cet article concerne 2 produits

FPGA Stratix® IV
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.