ID de l'article: 000080205 Type de contenu: Dépannage Dernière révision: 21/08/2012

Pourquoi je vois les avertissements suivants lorsque j’essaie d’exécuter une simulation RTL à l’aide du modèle de fournisseur DDR3 de 3e partie dans Modelsim ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous verrez les avertissements suivants lorsque vous essayez de simuler un contrôleur uniPHY SDRAM DDR3 généré dans la version du logiciel Quartus II avant la version 11.1 avec le modèle de mémoire du fournisseur :

    # {hierarchy path}.cmd_task au moment de l’avertissement 50005156.0 ps : 500 nous sommes nécessaires après que RST_N soit inactif avant que CKE soit actif.

    # {hierarchy path}.reset au moment de l’avertissement 50027031.0 ps : 200 nous sommes nécessaires avant que RST_N ne reste inactif.

    Résolution

    Cela est dû à l’option de saut et d’étalonnage rapide dans le mégawizard qui ne simulera pas les temps complets requis pour l’initialisation et l’étalonnage.

    À partir de la version 11.1 du logiciel Quartus® II, il existe une option d’étalonnage complet qui éliminera ces avertissements.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.