Pourquoi ma variante multicanal 10/25G avec PTP activée et la « restriction de placement des canaux PTP » de « EHIP1/3 » de l’IP dure E-Tile pour Ethernet Intel® Stratix® 10 FPGA IP échoue-t-elle dans le fitter ?

En raison d’un problème dans la version 19.1.1 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, une variante multicanal 10/25G avec PTP activée et la « restriction de placement des canaux PTP » de « EHIP1/3 » pour les variantes multicanaux de l’IP dure E-Tile pour ethernet Intel® Stratix® 10 FPGA l’IP tomberont en panne dans l’adaptateur.

L’erreur du fitter prendra le formulaire suivant :

Erreur (15744) : Dans atom av_top|alt_ehipc3_0|alt_ehipc3_hard_inst| EHIP_CORE.c3_ehip_core_inst'

Les paramètres doivent correspondre à une ou plusieurs de ces conditions :

(topologie != ELANE_1CH_PTP) OU (topologie != ELANE_1CH_PTP)

Mais les affectations suivantes violent les conditions ci-dessus :

topologie = ELANE_1CH_PTP

In atom « av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane »

Erreur (15744) : les paramètres doivent correspondre à une ou plusieurs de ces conditions :

(topologie != ELANE_1CH_PTP) OU (topologie != ELANE_1CH_PTP)

Mais les affectations suivantes violent les conditions ci-dessus :

topologie = ELANE_1CH_PTP

Pour contourner ce problème, choisissez la « restriction de placement des canaux PTP » de l’option « EHIP0/2 » dans l’interface graphique et modifiez le brochage du périphérique en conséquence.