ID de l'article: 000080437 Type de contenu: Dépannage Dernière révision: 03/07/2019

Pourquoi est-ce que je vois une erreur de créativité dans mon appareil de réception JESD204B lors de l’utilisation du Intel® FPGA IP JESD204B en mode TX dans Intel® Stratix® 10 appareils avec les émetteurs-récepteurs E-Tile ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP JESD204B
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition, lorsque l’on utilise le Intel® FPGA IP JESD204B en mode TX dans Intel® Stratix® 10 appareils avec des émetteurs-récepteurs E-Tile, la propriété intellectuelle (IP) présente une erreur de ne pas faire de jugement lorsqu’elle est configurée pour une voie unique (L=1) en mode bondie.

    Résolution

    Pour contourner ce problème, lorsque vous configurez l’IP JESD204B Intel® FPGA IP en mode L=1, activez le mode non connecté.

    Ce problème est une configuration fixe à partir de Intel® Quartus® logiciel Prime Pro Edition version 19.3.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 MX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.