ID de l'article: 000080553 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il un problème connu lors de la terminaison parallèle Sur puce (RT) avec l’IP UniPHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Oui, il y a un problème avec la terminaison parallel on chip (OCT) avec le paramètre d’étalonnage dans le fichier de configuration généré par les logiciels Quartus® II version 11.0 et 11.0 SP1. Bien que l’OCT parallèle avec calibrage soit activé pour les broches spécifiques de l’éditeur de affectation et que le paramètre soit pris en compte dans le rapport de compilation, le logiciel Quartus II n’active pas correctement les bits de configuration pour le paramètre OCT parallèle dans le fichier de configuration.

    Ce problème affecte Stratix® iii et Stratix les familles de périphériques IV et les cœurs IP DDR3, DDR2 SDRAM, RLDRAM II, QDR II/ SRAM. Il est possible que vous constatiez une panne d’étalonnage à cause de ce problème.

    Le problème sera résolu dans la prochaine version du logiciel Quartus II®. Pour surmonter ce problème dans les versions 11.0 et 11.0SP1 du logiciel Quartus II, vous devez installer le correctif fourni dans la solution connexe ci-dessous et effectuer une compilation complète de votre conception.

    Résolution

     

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.