ID de l'article: 000080556 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus lorsque vous essayez de connecter le kit d’outils EMI à une conception ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, si l’IP UniPHY a été instantanée à l’aide d’une déclaration générer, il est possible que des problèmes se rapportent au nom de chemin JTAG qui communique avec le kit d’outils d’interface mémoire externe (EMI). Cela empêche le kit d’outils EMI de trouver l’IP UniPHY. La solution consiste à supprimer la déclaration générer.

Le problème sera résolu dans une prochaine version de Quartus® Logiciel II.

Produits associés

Cet article concerne 8 produits

FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Stratix® IV E
FPGA Stratix® II GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.