ID de l'article: 000080680 Type de contenu: Dépannage Dernière révision: 23/10/2019

Pourquoi mon Intel® FPGA P-Tile Avalon® Memory Mapped (Avalon-MM) IP pour PCI Express* affiche-t-il des performances de lecture inférieures dans la version 19.3 de Intel® Quartus® Prime Pro ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP+ pour PCI Express* Intel® Stratix® 10 Avalon-MM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP Intel® FPGA P-Tile Avalon® Memory Mapped (Avalon-MM) pour PCI Express* prend actuellement en charge jusqu’à 64 demandes en attente pour une taille maximale de 512 octets. Si la latence des allers-retours (durée de la lecture de la mémoire à la fin) est supérieure à 1,5 nous, le nombre de demandes en cours peut ne pas être suffisant pour saturer le débit de lecture.

    Résolution

     

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 DX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.