ID de l'article: 000080705 Type de contenu: Information et documentation de produit Dernière révision: 05/05/2015

Comment utiliser le conduit de mise sous contrôle du compilateur IP pour PCI Express ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Un nouveau conduit a été introduit dans la version 12.1 du compilateur IP pour PCI Express® dans Qsys appelé powerdown.  Ce conduit contient les signaux gxb_powerdown et pll_powerdown.

    Ces signaux étaient précédemment contenus dans le conduit pipe_ext (voir solutionconnexe).  Vous devez exporter cette interface et connecter ces signaux comme suit :

    1. Attachez le signal à zéro pour activer le processus d’annulation du décalage de gxb_powerdown l’émetteur-récepteur RX.
    2. Pilotez le pll_powerdown signal à l’inverse du signal active-faible pcie_rstn .

    Produits associés

    Cet article concerne 5 produits

    FPGA GX Cyclone® IV
    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Arria® II GX
    FPGA Arria® II GZ

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.