ID de l'article: 000080724 Type de contenu: Dépannage Dernière révision: 10/05/2013

Le compilateur IP pour le signal d’entrée Npor PCI Express n’est pas fermé par les signaux gxb_powerdown et pll_powerdown dans l’exemple d’chaînement DMA

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le npor signal d’entrée du compilateur IP pour Le PCI Express doit être fermé par les gxb_powerdown pll_powerdown signaux et pour éviter que l’IP dure ne soit réinitialisée lors de l’annulation du décalage est en cours. Cependant, dans le fichier _plus.v généré, le npor signal n’est pas fermé selon les besoins. En conséquence, dans l’exemple DMA d’chaîne, le signal npor peut être indiqué tout en l’annulation du décalage est toujours en cours.

    Résolution

    Pour éviter que l’IP dure ne soit réinitialisée lors de l’annulation du décalage est en cours, ajoutez la logique de l’utilisateur pour griller le npor signal avec les gxb_powerdown pll_powerdown signaux.

    Ce problème sera résolu dans une version ultérieure du compilateur IP pour l’exemple DMA d’chaîne PCI Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® IV

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.