ID de l'article: 000080760 Type de contenu: Dépannage Dernière révision: 28/01/2015

Lorsque vous utilisez un DPA dans Altera périphériques, le paramètre de phase est-il fixé après l’affirmation du signal de verrouillage DPA ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, dans Altera® périphériques, le circuit DPA ajuste constamment le paramètre de phase, sauf en option rx_dpll_hold port de la mégafunction altlvds est revendiqué.

Le port d’entrée rx_dpll_hold est utile lorsque vous savez que vous aurez une longue période de données statiques, au-delà des spécifications de la longueur d’exécution DPA.  Vous pouvez faire valoir ce port pour maintenir le DPA sur son paramètre actuel.  Le signal de verrouillage DPA peut toujours basculer, il n’est pas affecté par le port rx_dpll_hold. 

Lorsque la relation de phase entre les données et l’horloge change, le DPA ajuste le paramètre de phase en conséquence. Le DPA est conçu pour maintenir la relation de phase optimale entre l’horloge de référence et les données sur les variations de tension et de température pendant le fonctionnement de l’appareil.

Produits associés

Cet article concerne 6 produits

FPGA Arria® GX
FPGA Stratix® II GX
FPGA Stratix® II
FPGA Stratix® II GX
FPGA Stratix® III
FPGA Stratix® IV E

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.