Identifiant de l'article: 000080866 Type de contenu: Dépannage Dernière révision :: 07/17/2019

Erreurs de simulation de L’Intel® Stratix® 10 Avalon® le streaming et l’interface SRIOV (Single Root I/O Virtualization) des solutions PCI Express*.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème wih de l’outil de simulation ALDEC* De h h, l’erreur suivante ou similaire s’affiche lors de la simulation de l’interface Intel® Stratix® 10 Avalon® de streaming et de virtualisation des E/S à racine unique (SRIOV) pour les solutions PCI Express* IP.

    ALOG : Erreur : VCP2950 SEG_WIDTH*2 n’est pas un côté droit valide de la defparam.

    Solution

    Aucune solution de contournement n’est disponible lors de l’utilisation de l’outil de simulation ALDEC* À l’aide de l’outil de simulation 2dh25 AlDEC* À l’aide de la carte d’évaluation Ce problème n’est pas constaté avec les autres simulateurs pris en charge.

    Ce problème a été signalé à l’ALDEC*. Un correctif est prévu pour la prochaine version de l’outil de simulation ALDEC* Quest*.

    Produits associés

    Cet article concerne 5 Produits

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA et FPGA SoC Intel® Stratix® 10

    Disclaimer

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.