ID de l'article: 000080992 Type de contenu: Dépannage Dernière révision: 06/01/2017

Pourquoi mon HPS JTAG ne fonctionne-t-il pas, mais mon FPGA JTAG fonctionne-t-il ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le FPGA JTAG ne nécessite pas de source d’horloge externe autre que l’horloge TCK. Cependant, le HPS JTAG nécessite une source d’horloge externe dérivée de la broche EOSC1.  Le port d’accès au débogage (DAP) utilise la dbg_clk générée à partir de l’horloge lors du contrôle du HPS JTAG.

Résolution

Pour résoudre ce problème, assurez-vous que la broche EOSC1 possède une source d’horloge externe, et définissez le gestionnaire d’horloge pour fournir le dbg_clk au DAP.

Produits associés

Cet article concerne 5 produits

FPGA SoC Arria® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA SoC Arria® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.