Identifiant de l'article: 000081092 Type de contenu: Messages d'erreur Dernière révision :: 08/04/2014

Erreur : La latence d’écriture minimum prise en charge est de 9 cycles au taux trimestriel pour le contrôleur dur.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans la version 13.1 du logiciel Quartus® II Arria® 10, vous pouvez constater cette erreur lors de la sélection d’une latence d’écriture CAS inférieure à 9 cycles dans le Registre Mode 2 dans le Arria 10 DDR3 IP.

    Il existe une restriction dans les périphériques ES qui nécessite que la latence d’écriture CAS soit définie sur 9 cycles ou plus.

    Solution

    Pour éviter cette erreur, définissez la latence d’écriture CAS sur au moins 9 cycles ou changez la latence CAS additive en CL-1.

    La limitation sera supprimée dans la version de production de Arria 10 périphériques.

    Produits associés

    Cet article concerne 3 Produits

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 GX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Disclaimer

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.